编译 | 刘煜
编辑 | 陈骏达
芯东西8月5日消息，今日，三星电子宣布已在FMS 2026大会上发布zHBM、zNAND-O概念样机、行业首创堆叠层数超400层的V10 BV-NAND（Bonding V-NAND，键合型垂直栅极闪存）三款产品，以及一套面向下一代AI基础设施打造的配套解决方案。
其中，zHBM专为高阶AI计算场景设计，采用全新内存架构，将HBM显存直接垂直堆叠在AI加速器芯片上方，突破了传统HBM与处理器并排摆放的布局模式。
为落地这套架构，三星电子采用HCB（混合铜键合）工艺，实现高精度铜-铜直接键合，搭配多晶圆键合技术，将多片晶圆键合为单一整体结构。两项技术协同作用，加快信号传输速度的同时还可降低整体热阻，为芯片打造了更稳定的运行环境。
通过大幅缩短AI处理器与内存之间的数据传输路径，zHBM能够实现更高带宽与更优能效，支撑大规模AI模型训练与推理所需的极速数据处理能力。
据三星电子官网，搭载zHBM的新一代接口系统综合性能预计可达HBM5的8倍；依托新一代晶圆键合工艺加持，zHBM内存密度是HBM5的10倍以上，能效提升2倍（整体能效为原先3倍），热阻降幅超50%，可保障大容量、高带宽存储系统的运行稳定性与能耗表现。
zHBM支持客户定制化开发，可在内存与AI加速器的中间夹层集成定制化知识产权（IP），扩充内存容量的同时进一步释放加速器算力性能。
面向端侧AI场景，三星电子同步推出高性能NAND闪存zNAND-O，该款产品基于V-NAND技术打造，依托TSV（硅通孔）3D封装工艺，将多颗V-NAND芯片垂直堆叠，兼具高存储密度与高速数据加载带宽。三星电子预计发布4层堆叠与8层堆叠两款版本。
性能方面，zNAND-O的空间利用率、输入输出性能与访问时延均得到提升，可完成端侧AI场景适配。
三星电子介绍：“依托该产品，AI功能可完全在终端设备本地运行，无需依托云端网络。即便是大参数高阶模型，也可在本地完成数据运算，无需向外部服务器传输原始数据，大幅强化用户数据隐私安全性。”
此外，三星电子业界首发V10 BV-NAND，该款产品搭载自研晶圆键合全新架构。距离上次三星电子在FMS大会发布全球首款V-NAND闪存已时隔13年。三星电子称：“这再度成为三星电子NAND闪存技术演进的里程碑事件。”
硬件侧，V10 BV-NAND堆叠层数突破400层，在提升读写性能与能效的同时，实现存储密度大幅提升。三星电子采用晶圆键合工艺完成存储单元垂直堆叠，相较前代V9产品，内存密度提升约58%。
除堆叠层数增加外，V10 BV-NAND的读取、写入及I/O接口性能相较前代产品也全面升级。V10 BV-NAND搭载至SSD等终端产品后，轻薄化硬件也可实现超大存储容量。
落地至数据中心场景时，V10 BV-NAND可在同等机房空间内承载更多数据存储业务，同时降低整机功耗与发热量，提升数据中心整体运营效率。
技术路线侧，三星电子对外公布面向下一代AI基础设施的端到端落地战略，可为客户提供一体化研发与代工制造服务，覆盖产品前期设计到后期规模化量产，以缩短产品开发周期，同时优化产品的性能与功耗。
在FMS 2026大会上，三星电子还在展台前集中展示了其全栈AI内存与存储产品阵容，包括HBM4E、HBM5、LPDDR5X-PIM、PM1763等产品。
此前，三星电子已于今年2月采用1c制程DRAM、4纳米基底芯片工艺，完成行业首个HBM4规模化量产，并在5月率先向全球客户送出HBM4E工程样片。
LPDDR5X-PIM则是全球首款搭载存内计算（Processing-in-Memory，PIM）技术的LPDDR低功耗内存。LPDDR5X-PIM直接在内存芯片内部完成数据运算处理，可削减数据搬运开销、优化整机功耗水平。
结语：AI算力驱动存储升级，覆盖全场景加码IDM布局在AI技术迭代进程中，内存的功能边界持续拓宽，除承载数据存储外，还可左右算力芯片的有效算力利用率。三星电子这套新一代3D内存技术，为云端AI算力中心、端侧本地智能运算等多元化应用场景，提供了一条内存架构迭代的可行技术路径。
放眼行业长期发展，存储、晶圆制造与先进封装的垂直整合能力，仍是适配AI算力需求落地的核心壁垒之一。三星电子若持续打通其三大业务在研发与量产环节的协同配合，凭借IDM全链条布局，或进一步巩固其完整的技术生态链。
来源：三星电子官网
华融配资提示：文章来自网络，不代表本站观点。
